のチップ·プランニング·システムを採用ケイデンス·デザイン·システムズ社、グローバルな電子設計のイノベーションのリーダーは、本日、富士通セミコンダクター株式会社は、世界中に広がる9つのデザインセンターで新しく更新されたケイデンスのチップ·プランニング·システムを採用したことを発表しました。それは大規模集積（LSI）を必要とする、そのMCUチップの開発に提供時間、精度とコストの利点のために富士通セミコンダクターでは、Cadence社のシステムを採用しました。
" 我々は一つのキー理由で富士通セミコンダクターでケイデンスチップ·プランニング·システムの使用量を拡大していく - それは、私たちはより速く優れたチップを構築するのに役立ち、" Mutsuakiカイ、環境技術開発と製品エンジニアリング部門の副社長、富士通セミコンダクター株式会社は言った。 "技術に最新の機能強化は、私たちにその値を増加している、技術とケイデンスからの支援の組み合わせは、このチッププランニングシステム先行他社の滞在に向けた取り組みの重要な要因になりました。"
ケイデンスのチップ·プランニング·システムは、チップサイズ、消費電力、コスト、市場投入までの時間の間のトレードオフを可能にする、早期かつ正確なICの推定を可能にします。新しく追加された機能は、高度な対話型のI / Oプランニングと基板とパッケージの設計ソリューションへのリンクは、以前の有効化とより正確なダイサイズと消費電力の見積もりが含まれています。ケイデンスのテクノロジは、グローバルな設計チーム間で効率的な情報共有を可能にする統一されたチップ·プランニング·環境を提供します。半導体IPと製造プロセスの高忠実度モデルを活用し、システムは複数の設計チームで共有することができ、技術的、経済的チップ推定のための統一されたコックピットを提供します。 Cadence社のエンジニアの助けを借りて、富士通の半導体設計チームは、さらにカスタマイズし、さらに細かく調整されたチップの計画を可能にする、独自の技術のいくつかを活用するためのシステムを合わせた。
" ケイデンスのチップ·プランニング·システムは、ユニークで使いやすい彼らはそれ以前の開発プロセスにおける重要な設計上の決定を行い、実装する必要があ る情報の種類を取得するためにお客様の環境を提供し、"パンカジ市長、マーケティング担当副社長、Cadence社は述べて。 "デザインセンターのネットワークを通してシステムを導入することで、富士通セミコンダクターでは、エンジニアリングチームは、高品質と収益性の両方がLSIデバイスを開発するための最良の決定を行うために効率的に共同作業できることを確認してください。支援しています"
富士通セミコンダクターでは現在、世界中の設計チームのためにケイデンスのチップ·プランニング·システムを利用しています。
約ケイデンスケイデンスは、グローバルな電子設計のイノベーションを可能にし、今日の集積回路及び電子機器の創出に重要な役割を果たしています。お客様は高度な半導体、コンシューマ·エレクトロニクス、ネットワーキング、通信機器、およびコンピュータシステムを設計し、検証するためのケイデンスのソフトウェア、ハードウェア、IP、およびサービスを使用します。同社は、世界のエレクトロニクス産業を提供するために、世界中の営業所、デザインセンター、研究施設とカリフォルニア州サンノゼに本社を置いています。会社、製品、およびサービスの詳細については、利用可能です。
Cadence社とCadenceロゴは、米国およびその他の国における商標または登録商標は、Cadence Design Systems社の登録商標です。他のすべての商標はそれぞれの所有者の財産
" 我々は一つのキー理由で富士通セミコンダクターでケイデンスチップ·プランニング·システムの使用量を拡大していく - それは、私たちはより速く優れたチップを構築するのに役立ち、" Mutsuakiカイ、環境技術開発と製品エンジニアリング部門の副社長、富士通セミコンダクター株式会社は言った。 "技術に最新の機能強化は、私たちにその値を増加している、技術とケイデンスからの支援の組み合わせは、このチッププランニングシステム先行他社の滞在に向けた取り組みの重要な要因になりました。"
ケイデンスのチップ·プランニング·システムは、チップサイズ、消費電力、コスト、市場投入までの時間の間のトレードオフを可能にする、早期かつ正確なICの推定を可能にします。新しく追加された機能は、高度な対話型のI / Oプランニングと基板とパッケージの設計ソリューションへのリンクは、以前の有効化とより正確なダイサイズと消費電力の見積もりが含まれています。ケイデンスのテクノロジは、グローバルな設計チーム間で効率的な情報共有を可能にする統一されたチップ·プランニング·環境を提供します。半導体IPと製造プロセスの高忠実度モデルを活用し、システムは複数の設計チームで共有することができ、技術的、経済的チップ推定のための統一されたコックピットを提供します。 Cadence社のエンジニアの助けを借りて、富士通の半導体設計チームは、さらにカスタマイズし、さらに細かく調整されたチップの計画を可能にする、独自の技術のいくつかを活用するためのシステムを合わせた。
" ケイデンスのチップ·プランニング·システムは、ユニークで使いやすい彼らはそれ以前の開発プロセスにおける重要な設計上の決定を行い、実装する必要があ る情報の種類を取得するためにお客様の環境を提供し、"パンカジ市長、マーケティング担当副社長、Cadence社は述べて。 "デザインセンターのネットワークを通してシステムを導入することで、富士通セミコンダクターでは、エンジニアリングチームは、高品質と収益性の両方がLSIデバイスを開発するための最良の決定を行うために効率的に共同作業できることを確認してください。支援しています"
富士通セミコンダクターでは現在、世界中の設計チームのためにケイデンスのチップ·プランニング·システムを利用しています。
約ケイデンスケイデンスは、グローバルな電子設計のイノベーションを可能にし、今日の集積回路及び電子機器の創出に重要な役割を果たしています。お客様は高度な半導体、コンシューマ·エレクトロニクス、ネットワーキング、通信機器、およびコンピュータシステムを設計し、検証するためのケイデンスのソフトウェア、ハードウェア、IP、およびサービスを使用します。同社は、世界のエレクトロニクス産業を提供するために、世界中の営業所、デザインセンター、研究施設とカリフォルニア州サンノゼに本社を置いています。会社、製品、およびサービスの詳細については、利用可能です。
Cadence社とCadenceロゴは、米国およびその他の国における商標または登録商標は、Cadence Design Systems社の登録商標です。他のすべての商標はそれぞれの所有者の財産
Related:
です。
